{"id":3855,"date":"2026-03-10T13:13:45","date_gmt":"2026-03-10T11:13:45","guid":{"rendered":"https:\/\/catedrachip.upc.edu\/aplicaciones-y-diseno-automatico\/"},"modified":"2026-04-21T11:01:28","modified_gmt":"2026-04-21T09:01:28","slug":"aplicaciones-y-diseno-automatico","status":"publish","type":"page","link":"https:\/\/catedrachip.upc.edu\/es\/aplicaciones-y-diseno-automatico\/","title":{"rendered":"Aplicaciones y dise\u00f1o autom\u00e1tico"},"content":{"rendered":"\n
\"\"<\/span>
\n
\n
\n

\u00c1mbito de aplicaciones y dise\u00f1o autom\u00e1tico<\/h2>\n\n\n\n

Se investigan y desarrollan formaci\u00f3n y soluciones en torno al ecosistema de los semiconductores centr\u00e1ndose en aplicaciones y automatizaci\u00f3n del dise\u00f1o con estudio de nuevas arquitecturas y circuitos para comunicaciones en serie y optimizaci\u00f3n de la planificaci\u00f3n f\u00edsica, puesto y enrutamiento de circuitos mediante t\u00e9cnicas algor\u00edtmicas eficientes en sistemas de gran complejidad<\/p>\n<\/div>\n<\/div>\n<\/div><\/div>\n\n

<\/div>\n\n

Investigaciones en curso<\/h2>\n\n
<\/div>\n\n
\n
\n\n \n\n
\n \"\"\n <\/figure>\n \n

Algoritmos jer\u00e1rquicos de optimizaci\u00f3n de floorplanning para arquitecturas de Sistemas en Chip<\/h4>\n\n
\n \"Bernat\n <\/figure>\n \n\n

Bernat Iba\u00f1ez<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Circuito de transmisi\u00f3n de datos serie de alta velocidad para sensores de imagen<\/h4>\n\n
\n \n \n \n <\/g>\n <\/svg>\n <\/div>\n \n\n

Enrique Barajas Ojeda<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Circuito de transmisi\u00f3n de datos serie de alta velocidad para sensores de imagen<\/h4>\n\n
\n \"Alberto\n <\/figure>\n \n\n

Alberto L\u00f3pez Gass\u00f3<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Desarrollo de Herramientas de Optimizaci\u00f3n Matem\u00e1tica y Heur\u00edsticas para el Floorplanning de Chips<\/h4>\n\n
\n \"Guillem\n <\/figure>\n \n\n

Guillem Pastor Ru\u00e9<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Desarrollo de una Herramienta Gr\u00e1fica Interactiva para la Optimizaci\u00f3n y Edici\u00f3n de Floorplanning en Dise\u00f1o de Chips<\/h4>\n\n
\n \"Nuria\n <\/figure>\n \n\n

Nuria Elizondo Cereza<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Dise\u00f1o de los Subsistemas Digitales a Nivel de Chip para Sensores de Imagen de Apilamiento H\u00edbrido<\/h4>\n\n
\n \"N\u00e9stor\n <\/figure>\n \n\n

N\u00e9stor Tuneu Arroyo<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Dise\u00f1o de los Subsistemas Digitales a Nivel de Chip para un-Sensor de Imagen Hybrid- Stacked<\/h4>\n\n
\n \"Andreu\n <\/figure>\n \n\n

Andreu Llompart Roca<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Dise\u00f1o e implementaci\u00f3n de circuitos de gesti\u00f3n de energ\u00eda para sistemas de caracterizaci\u00f3n de sensores de imagen basados \u200b\u200ben puntos cu\u00e1nticos<\/h4>\n\n
\n \"Alen\n <\/figure>\n \n\n

Alen Garalyan<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Enrutamiento Global de Alta Predictibilidad durante el Floorplanning de Chips Complejos<\/h4>\n\n
\n \"Antoni\n <\/figure>\n \n\n

Antoni Pech Alberich<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Marco de Recomendaci\u00f3n Basado en Simulaci\u00f3n para el Entrenamiento Escazable de IA Distribuida<\/h4>\n\n
\n \"Tom\u00e0s\n <\/figure>\n \n\n

Tom\u00e0s Gadea Alcaide<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Optimizaci\u00f3n del entrenamiento de carga de trabajo de IA distribuida en sistemas inform\u00e1ticos multinodo<\/h4>\n\n
\n \"Sergi\n <\/figure>\n \n\n

Sergi Tom\u00e0s Mart\u00ednez<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Optimizaci\u00f3n del Entrenamiento de Cargas de Trabajo de IA Distribuidas en Sistemas de Computaci\u00f3n Multi-nodo<\/h4>\n\n
\n \"Mohammad\n <\/figure>\n \n\n

Mohammad Nasser<\/p>\n \n

Investigador\/a Predoctoral<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Optimizaci\u00f3n del Entrenamiento de Cargas de Trabajo de IA Distribuidas en Sistemas de Computaci\u00f3n Multi-nodo.<\/h4>\n\n
\n \"Xavier\n <\/figure>\n \n\n

Xavier Querol Bassols<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

Sistemas basados \u200b\u200ben FPGA para c\u00e1maras multisensor<\/h4>\n\n
\n \"Judit\n <\/figure>\n \n\n

Judit Ubach Bad\u00eda<\/p>\n \n

Investigador\/a de Apoyo a la Investigaci\u00f3n<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n\n
\n
\"\"\n <\/figure>\n \n

T\u00e9cnicas de Optimizaci\u00f3n Matem\u00e1tica para el Floorplanning Jer\u00e1rquico de Chips Complejos<\/h4>\n\n
\n \"Yilihamujiang\n <\/figure>\n \n\n

Yilihamujiang Yimamu<\/p>\n \n

Investigador\/a Predoctoral<\/p>\n \n \n <\/path>\n <\/svg>\n\n <\/a>\n \n \n <\/div>\n <\/section>\n\n\n\n

<\/div>\n\n
\n
\n
\n
\"\"<\/figure>\n\n\n\n
<\/div>\n\n\n\n
\n
\n

Sidecar Project<\/p>\n\n\n\n

Despertar vocaciones cient\u00edficas y tecnol\u00f3gicas en las escuelas e institutos<\/h2>\n<\/div>\n<\/div>\n\n\n\n\n<\/path>\n<\/svg>\n<\/div><\/div>\n<\/div>\n\n\n\n
\n
\n
\"\"<\/figure>\n\n\n\n
<\/div>\n\n\n\n
\n
\n

\u00daltimas noticias<\/p>\n\n\n\n

Lea las \u00faltimas novedades en investigaci\u00f3n y nuestras actividades<\/h2>\n<\/div>\n<\/div>\n\n\n\n\n<\/path>\n<\/svg>\n<\/div><\/div>\n<\/div>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

Investigaciones en curso<\/p>\n","protected":false},"author":2,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":{"footnotes":""},"class_list":["post-3855","page","type-page","status-publish","hentry"],"_links":{"self":[{"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/pages\/3855","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/comments?post=3855"}],"version-history":[{"count":1,"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/pages\/3855\/revisions"}],"predecessor-version":[{"id":3858,"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/pages\/3855\/revisions\/3858"}],"wp:attachment":[{"href":"https:\/\/catedrachip.upc.edu\/es\/wp-json\/wp\/v2\/media?parent=3855"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}