Eric Santigosa
Estudiant de Grau en Enginyeria Informàtica
Infraestructura heterogènia amb coherència de memòria cau per a la prototipació ràpida d’acceleradors de maquinari per a bioinformàtica
Infraestructura heterogènia amb coherència de memòria cau per a la prototipació ràpida d’acceleradors de maquinari per a bioinformàtica
Descripció
Aquest projecte se centra en el desenvolupament d'un banc de proves d'acceleradors reutilitzable basat en la plataforma Xilinx Kria MPSoC-FPGA. La infraestructura permet el desplegament directe d'acceleradors de domini específic (DSA) al teixit FPGA, oferint velocitats d'execució significativament més ràpides que la simulació tradicional. Una característica central és la connexió coherent amb la memòria cau dels acceleradors a la memòria cau d'últim nivell (LLC) del processador ARM, garantint un intercanvi de dades eficient i de baixa latència entre el processador i l'accelerador. En donar suport a aplicacions de pila completa en un sistema operatiu Linux estàndard, aquest banc de proves proporciona informació de rendiment d'extrem a extrem que s'aproxima molt a les condicions d'un producte ASIC final, reduint la bretxa entre el prototipatge de maquinari i el desplegament en el món real en genòmica i bioinformàtica.Context
L'Eric està cursant actualment l'últim any del seu Grau en Enginyeria Informàtica, especialitzat en Arquitectura de Computadors, a la Universitat Autònoma de Barcelona (UAB). Els seus estudis se centren en l'arquitectura de computadors, el disseny digital i la integració de sistemes. Mentre finalitza el seu grau, ja ha adquirit experiència pràctica en prototipatge FPGA i disseny d'acceleradors heterogenis, aplicant la seva formació acadèmica a la recerca en computació d'alt rendiment del món real.Iniciativa
Provar acceleradors de domini específic (DSA) en simulació és lent i sovint proporciona una visió limitada del rendiment de l'aplicació d'extrem a extrem. O bé la precisió se sacrifica per la velocitat, o els resultats triguen massa a obtenir-se. L'Eric està motivat per l'oportunitat de tancar aquesta bretxa mitjançant una infraestructura de prototipatge basada en FPGA coherent amb la memòria cau, oferint una avaluació del rendiment ràpida i precisa. Aquest projecte aborda una necessitat clara en la comunitat de disseny d'acceleradors i dona suport al desenvolupament ràpid de maquinari bioinformàtic que pot passar eficientment del prototip al desplegament. Els interessos de recerca de l'Eric inclouen el prototipatge FPGA, els acceleradors coherents amb la memòria cau, el codisseny maquinari/programari i l'avaluació del rendiment d'acceleradors de domini específic per a bioinformàtica.
Organització
Supervisió
Santiago Marco-Sola
UPC supervisor
El contingut d'aquest lloc web reflecteix únicament els punts de vista del projecte Catedra Chip Chair UPC.
