Desenvolupament d’un Processador Neuromòrfic Adaptatiu amb Integració de Sensors i Arquitectura SNN Escalable

Desenvolupament d’un Processador Neuromòrfic Adaptatiu amb Integració de Sensors i Arquitectura SNN Escalable

Descripció

Aquest projecte se centra en l'expansió d'una arquitectura de maquinari de Xarxes Neurals d'Impulsos (SNN) desenvolupada internament per reduir el consum d'energia i permetre sistemes evolucionables en temps real que interactuïn directament amb sensors externs. L'objectiu clau és millorar l'escalabilitat, permetent que múltiples xarxes complexes operin en paral·lel i s'interconnectin per implementar models biològicament precisos que emulin regions funcionals del cervell. El treball combina el disseny d'ASIC eficients amb la computació neuromòrfica en temps real, avançant tant en la computació bioinspirada com en les aplicacions de recerca experimental.

Context

L'Arnau és graduat i màster en Enginyeria Electrònica per la UPC. El seu treball de màster es va centrar en el disseny i la implementació d'un emulador de SNN en xip utilitzant tecnologia CMOS de 28 nm. Aquesta trajectòria acadèmica li ha proporcionat una sòlida experiència en arquitectures ASIC per a processament neural, modelatge de SNN eficients en maquinari i metodologies de disseny digital full-custom. Des de l'any 2024, desenvolupa el seu doctorat al grup de recerca Intelligent Sensors and Integrated Systems (IS2) de la UPC, on contribueix al disseny, optimització i verificació de maquinari digital SNN.

Iniciativa

La seva recerca neix de la fascinació per la intersecció entre l'electrònica i la neurociència. L'Arnau està motivat per les aplicacions dels sistemes biomimètics que faciliten l'estudi de neurones reals i patologies neurològiques, així com pel desenvolupament de sistemes de llaç tancat que permetin la interacció directa entre neurones biològiques i digitals. El motiva el repte de treballar en un camp en constant evolució que l'impulsa a explorar noves idees per millorar l'eficiència dels models bioinspirats.

Investigador/a de Suport a la Recerca

Arnau Larre Alos

Arnau Larre Alos

Graduat i Màster en Enginyeria Electrònica

Organització

Supervisió

Jordi Madrenas

Supervisor UPC

El contingut d'aquest lloc web reflecteix únicament els punts de vista del projecte Catedra Chip Chair UPC.

Disseny i simulació de neurones i xarxes neuronals basades en maquinari inspirades biològicament

Dídac Llobet Muñoz

Investigador/a de Suport a la Recerca

Metodologies d’Automatització per al Disseny Sistemàtic de Blocs Analògics Integrats

Víctor Torres Collantes

Víctor Torres Collantes

Investigador/a de Suport a la Recerca

Simulació i l’Avaluació Automatitzada de Circuits Digitals

Miquel Torner Viñals

Investigador/a de Suport a la Recerca

Arquitectura Vectorial Elàstica RISC-V

Vasabhaktula Lokananda Hari Babu

Vasabhaktula Lokananda Hari Babu

Investigador/a de Suport a la Recerca

Implementació d’un flux de disseny SoC RTL-to-GDSII en 65nm

A.Joshua Castro Sisniegas

A.Joshua Castro Sisniegas

Investigador/a de Suport a la Recerca

Sidecar Project

Despertar vocacions científiques i tecnològiques a les escoles i instituts

Últimes notícies

Llegiu les darreres novetats en recerca i les nostres activitats

This site is registered on wpml.org as a development site. Switch to a production site key to remove this banner.