Andreu Llompart Roca
Grau en Enginyeria Electrònica Industrial i Automàtica
Disseny dels Subsistemes Digitals a Nivell de Xip per an un-Sensor d’Imatge Hybrid- Stacked
Disseny dels Subsistemes Digitals a Nivell de Xip per an un-Sensor d’Imatge Hybrid- Stacked
Descripció
L’objectiu d’aquest projecte és desenvolupar un sensor d’imatge CMOS apilat híbrid mitjançant la combinació vertical de dos dies. El die superior està dedicat a la captació d’imatge, mentre que l’inferior s’encarrega del processament digital de la imatge. Mitjançant la separació d’aquestes funcions en una arquitectura apilada en 3D, el disseny supera les limitacions dels sensors planars, permetent obtenir un millor rendiment dins d’un encapsulat més compacte.Context
En Andreu va completar el Grau en Enginyeria Electrònica Industrial i Automàtica a la Universitat de les Illes Balears (UIB). Durant aquest període, va realitzar una estada Erasmus de sis mesos a Pàdua, Itàlia. Després de finalitzar el grau, va treballar durant un any a Estel Ingeniería y Obras, empresa del sector de les instal·lacions. Posteriorment, va iniciar el Màster en Enginyeria Electrònica a la Universitat Politècnica de Catalunya (UPC).Iniciativa
En Andreu va escollir aquest projecte de recerca per la seva gran motivació envers el disseny digital. Considera que li proporcionarà una experiència valuosa i li permetrà ampliar els seus coneixements. A més, creu que aquest camp de recerca és especialment adequat per al desenvolupament del seu Treball de Fi de Màster.
Organització
Supervisió
Diego Mateo Peña
Supervisor UPC
El contingut d'aquest lloc web reflecteix únicament els punts de vista del projecte Catedra Chip Chair UPC.
