Hardware obert i sobirania tecnològica: Èxit del curs RISC-V de la Càtedra Chip

El passat 30 de juny de 2025, la Càtedra Chip UPC va dur a terme una jornada formativa d’alt impacte titulada “RISC-V: From Theory to Industry”, amb l’objectiu de capacitar estudiants i professionals en l’ecosistema del maquinari de codi obert.

Coordinat per Antonio Rubio i Beatriz Otero, el curs va oferir una visió completa del flux de disseny, des dels fonaments de l’arquitectura fins a la seva integració en la indústria. Josep Lluís Berral va iniciar la sessió amb una comparativa estratègica de l’ISA RISC-V respecte a arquitectures consolidades com ARM, x86 i MIPS, destacant la motivació i el creixement de processadors com els de SiFive.

Els assistents van poder participar en tallers pràctics d’emulació i depuració d’instruccions amb eines com QEMU, Spike i GDB, liderats per Juan José Costa, i explorar models arquitectònics mitjançant el simulador GEM5 amb Adrià Armejach.

La vessant més industrial va ser coberta per José Ma. Arnau, qui va explicar el complex camí que recorre un processador des de la fase de disseny fins al silici, utilitzant com a exemple els prototips de l’empresa Semidynamics. El tancament de la jornada va anar a càrrec d’experts de Qualcomm Ireland, amb John Holland i Wajid Hassan Minhass, que van detallar les extensions de RISC-V i la seva aplicació crítica en l’acceleració de càrregues de treball d’Intel·ligència Artificial.

L’interès per aquesta arquitectura oberta es va reflectir en les xifres de participació, amb 40 assistents presencials a la sala B3-S201 que van realitzar les sessions de laboratori, i 80 assistents remots que van seguir el programa complet, consolidant la UPC com un pol de referència en la difusió d’aquesta tecnologia estratègica.