Judit Ubach Badía
Estudiante Grado en Ingeniería Electrónica de Telecomunicación
Sistemas basados en FPGA para cámaras multisensor
Sistemas basados en FPGA para cámaras multisensor
Descripción
El objetivo de este proyecto es el rediseño arquitectónico y la implementación de un sistema basado en FPGA de alto rendimiento adaptado para sensores de imagen. El principal reto consiste en escalar la lógica existente para admitir un aumento del rendimiento de los datos y la integración de múltiples sensores en un mismo sistema. Mediante el uso de la tecnología FPGA y sus capacidades de procesamiento paralelo, el proyecto busca gestionar flujos de datos a alta velocidad, garantizando una sincronización precisa y un empaquetado de datos eficiente para su posterior procesamiento.Contexto
Judit es estudiante de grado y actualmente cursa el Grado en Ingeniería Electrónica de Telecomunicación (GREELEC) en la Universidad Politécnica de Cataluña (UPC). Judit ha escogido este proyecto de investigación a la empresa IMASENIC por su motivación por el diseño de sistemas digitales complejos. Esta colaboración le permite aplicar sus conocimientos académicos en un entorno de I+D industrial, centrándose en la optimización de la infraestructura digital para cámaras multisensor de última generación.
Organización
Supervisores
Juan Manuel Moreno Arostegui
El contenido de este sitio web refleja únicamente los puntos de vista del proyecto Catedra Chip Chair UPC.
