Goleta-UPC: Implementació d’un flux de disseny SoC RTL-to-GDSII en 65nm

Goleta-UPC: Implementació d’un flux de disseny SoC RTL-to-GDSII en 65nm

Descripció

Disseny i desenvolupament d’un ecosistema complet de proves i programació per al Goleta-UPC (SoC basat en Caravel). Això inclou el disseny complet del maquinari d’una placa portadora PCB multivoltatge i la implementació d’interfícies de flaixeig de firmware d’alta velocitat per garantir una validació òptima del SoC i una caracterització precisa del rendiment.

Context

La Irina és estudiant del Màster en Enginyeria Electrònica a la UPC i graduada en Enginyeria Electrònica Industrial i Automàtica. Actualment desenvolupa la seva activitat com a tècnica de laboratori al grup de recerca IS2 (Sensors Intel·ligents i Sistemes Integrats), on participa en tasques de suport experimental, caracterització de dispositius i desenvolupament de sistemes electrònics aplicats a l’àmbit dels sensors intel·ligents i les tecnologies integrades. La seva trajectòria combina una sòlida formació en electrònica industrial amb experiència pràctica en entorns de laboratori i recerca aplicada.

Iniciativa

La seva passió per l’enginyeria electrònica està impulsada pel repte de reduir la bretxa entre el disseny microelectrònic teòric i la implementació funcional del maquinari. La seva incorporació al projecte Càtedra Chip li permet aplicar la seva experiència en proves de SoC i disseny de PCB dins d’un ecosistema RISC-V d’avantguarda. El que més el motiva és l’oportunitat de contribuir a la sobirania tecnològica de la indústria europea dels semiconductors. Mitjançant el desenvolupament de la plataforma de proves per a Goleta-UPC, contribueix a garantir la fiabilitat i l’accessibilitat del maquinari de codi obert. El seu objectiu és avançar en el camp dels sistemes integrats mentre es prepara per desenvolupar una carrera en la recerca acadèmica.

Investigador/a de Suport a la Recerca

Irina Selin Lorenzo

Irina Selin Lorenzo

Màster i Grau en Enginyeria Electrònica

Organització

Supervisió

Francesc Moll Echeto

Francesc Moll Echeto

Jordi Cosp Vilella

Jordi Cosp Vilella

El contingut d'aquest lloc web reflecteix únicament els punts de vista del projecte Catedra Chip Chair UPC.

Disseny i simulació de neurones i xarxes neuronals basades en maquinari inspirades biològicament

Dídac Llobet Muñoz

Dídac Llobet Muñoz

Investigador/a de Suport a la Recerca

Metodologies d’Automatització per al Disseny Sistemàtic de Blocs Analògics Integrats

Víctor Torres Collantes

Víctor Torres Collantes

Investigador/a de Suport a la Recerca

Desenvolupament d’un Processador Neuromòrfic Adaptatiu amb Integració de Sensors i Arquitectura SNN Escalable

Arnau Larre Alos

Arnau Larre Alos

Investigador/a de Suport a la Recerca

Simulació i l’Avaluació Automatitzada de Circuits Digitals

Miquel Torner Viñals

Miquel Torner Viñals

Investigador/a de Suport a la Recerca

Arquitectura Vectorial Elàstica RISC-V

Vasabhaktula Lokananda Hari Babu

Vasabhaktula Lokananda Hari Babu

Investigador/a de Suport a la Recerca

Goleta UPC: Implementació d’un flux de disseny SoC RTL-to-GDSII en 65nm

A.Joshua Castro Sisniegas

A.Joshua Castro Sisniegas

Investigador/a de Suport a la Recerca

Sidecar Project

Despertar vocacions científiques i tecnològiques a les escoles i instituts

Últimes notícies

Llegiu les darreres novetats en recerca i les nostres activitats

Aquest lloc està registrat a wpml.org com a lloc de desenvolupament. Canvieu a una clau de lloc de producció a remove this banner.