Caravel UPC

Descripció

Disseny i desenvolupament d'un ecosistema complet de proves i programació per al Goleta-UPC (SoC basat en Caravel). Això inclou el disseny complet del maquinari d'una placa portadora PCB multivoltatge i la implementació d'interfícies de flasheig de firmware d'alta velocitat per garantir una validació perfecta del SoC i una caracterització del rendiment.

Context

Estudiant de màster en Enginyeria Electrònica a la UPC. Grau en Enginyeria d'Electrònica Industrial i Automàtica. Tècnic de laboratori al Grup IS2 (Sensors Intel·ligents i Sistemes Integrats).

Iniciativa

La meva passió per l'enginyeria electrònica està impulsada pel repte de reduir la bretxa entre el disseny microelectrònic teòric i la implementació funcional del maquinari. Unir-me al projecte Catedra Chip em permet aplicar la meva experiència en proves de SoC i disseny de PCB a un ecosistema RISC-V d'avantguarda. El que més em motiva és l'oportunitat de contribuir a la sobirania tecnològica de la indústria europea dels semiconductors. En desenvolupar la plataforma de proves per a Goleta-UPC, estic ajudant a garantir la fiabilitat i l'accessibilitat del maquinari de codi obert. El meu objectiu és avançar en el camp dels sistemes integrats mentre em preparo per a una carrera en la recerca acadèmica.