Caravel UPC

Descripción

Diseño y desarrollo de un ecosistema completo de pruebas y programación para el Goleta-UPC (SoC basado en Caravel). Esto incluye el diseño completo del hardware de una placa portadora PCB multivoltaje y la implementación de interfaces de flasheo de firmware de alta velocidad para garantizar una perfecta validación del SoC y una caracterización del rendimiento.

Contexto

Estudiante de master en Ingeniería Electrónica en la UPC. Grado en Ingeniería de Electrónica Industrial y Automática. Técnico de laboratorio en el Grupo IS2 (Sensores Inteligentes y Sistemas Integrados).

Iniciativa

Mi pasión por la ingeniería electrónica está impulsada por el reto de reducir la brecha entre el diseño microelectrónico teórico y la implementación funcional del hardware. Unirme al proyecto Catedra Chip me permite aplicar mi experiencia en pruebas de SoC y diseño de PCB en un ecosistema RISC-V de vanguardia. Lo que más me motiva es la oportunidad de contribuir a la soberanía tecnológica de la industria europea de semiconductores. Al desarrollar la plataforma de pruebas para Goleta-UPC, estoy ayudando a garantizar la fiabilidad y accesibilidad del hardware de código abierto. Mi objetivo es avanzar en el campo de los sistemas integrados mientras me preparo para una carrera en la investigación académica.