Caravel UPC

Caravel UPC

Descripción

Diseño y desarrollo de un ecosistema completo de pruebas y programación para el Goleta-UPC (SoC basado en Caravel). Esto incluye el diseño completo del hardware de una placa portadora PCB multivoltaje y la implementación de interfaces de flasheo de firmware de alta velocidad para garantizar una perfecta validación del SoC y una caracterización del rendimiento.

Contexto

Estudiante de master en Ingeniería Electrónica en la UPC. Grado en Ingeniería de Electrónica Industrial y Automática. Técnico de laboratorio en el Grupo IS2 (Sensores Inteligentes y Sistemas Integrados).

Iniciativa

Mi pasión por la ingeniería electrónica está impulsada por el reto de reducir la brecha entre el diseño microelectrónico teórico y la implementación funcional del hardware. Unirme al proyecto Catedra Chip me permite aplicar mi experiencia en pruebas de SoC y diseño de PCB en un ecosistema RISC-V de vanguardia. Lo que más me motiva es la oportunidad de contribuir a la soberanía tecnológica de la industria europea de semiconductores. Al desarrollar la plataforma de pruebas para Goleta-UPC, estoy ayudando a garantizar la fiabilidad y accesibilidad del hardware de código abierto. Mi objetivo es avanzar en el campo de los sistemas integrados mientras me preparo para una carrera en la investigación académica.
Irina Selin Lorenzo

Irina Selin Lorenzo

Técnico de laboratorio

Organización

Supervisores

Francesc Moll Echeto

Francesc Moll Echeto

Jordi Cosp Vilella

Jordi Cosp Vilella

El contenido de este sitio web refleja únicamente los puntos de vista del proyecto Catedra Chip Chair UPC.

Diseño y simulación de neuronas y redes neuronales basadas en hardware inspiradas biológicamente

Dídac Llobet Muñoz

Dídac Llobet Muñoz

Investigador/a de Apoyo a la Investigación

Metodologías de Automatización para el Diseño Sistemático de Blogs Analógicos Integrados

Víctor Torres Collantes

Víctor Torres Collantes

Investigador/a de Apoyo a la Investigación

Desarrollo de un Procesador Neuromórfico Adaptativo con Integración de Sensores y Arquitectura SNN Escalable

Arnau Larre Alos

Arnau Larre Alos

Investigador/a de Apoyo a la Investigación

Simulación y la Evaluación Automatizada de Circuitos Digitales

Miquel Torner Viñals

Miquel Torner Viñals

Investigador/a de Apoyo a la Investigación

Arquitectura Vectorial Elástica RISC-V

Vasabhaktula Lokananda Hari Babu

Vasabhaktula Lokananda Hari Babu

Investigador/a de Apoyo a la Investigación

Implementación de un flujo de diseño SoC RTL-to-GDSII en 65nm

A.Joshua Castro Sisniegas

A.Joshua Castro Sisniegas

Investigador/a de Apoyo a la Investigación

Sidecar Project

Despertar vocaciones científicas y tecnológicas en las escuelas e institutos

Últimas noticias

Lea las últimas novedades en investigación y nuestras actividades

Este sitio está registrado en wpml.org como sitio de desarrollo. Cambia a un sitio de producción clave para remove this banner.