Goleta-UPC: Implementación de un flujo de diseño SoC RTL-to-GDSII en 65nm

Descripción

Diseño y desarrollo de un ecosistema completo de pruebas y programación para el Goleta-UPC (SoC basado en Caravel). Esto incluye el diseño completo del hardware de una placa portadora PCB multivoltaje y la implementación de interfaces de flash de firmware de alta velocidad para garantizar una validación óptima del SoC y una caracterización precisa del rendimiento.

Contexto

Irina es estudiante del Máster en Ingeniería Electrónica en la UPC y graduada en Ingeniería Electrónica Industrial y Automática. Actualmente desarrolla su actividad como técnica de laboratorio en el grupo de investigación IS2 (Sensores Inteligentes y Sistemas Integrados), donde participa en tareas de soporte experimental, caracterización de dispositivos y desarrollo de sistemas electrónicos aplicados al ámbito de los sensores inteligentes y las tecnologías integradas. Su trayectoria combina una sólida formación en electrónica industrial con experiencia práctica en entornos de laboratorio e investigación aplicada.

Iniciativa

Su pasión por la ingeniería electrónica está impulsada por el reto de reducir la brecha entre el diseño microelectrónico teórico y la implementación funcional del hardware. Su incorporación en el proyecto Cátedra Chip le permite aplicar su experiencia en pruebas de SoC y diseño de PCB dentro de un ecosistema RISC-V de vanguardia. Lo que más le motiva es la oportunidad de contribuir a la soberanía tecnológica de la industria europea de los semiconductores. Mediante el desarrollo de la plataforma de pruebas para Goleta-UPC, contribuye a garantizar la fiabilidad y accesibilidad del hardware de código abierto. Su objetivo es avanzar en el campo de los sistemas integrados mientras se prepara para desarrollar una carrera en investigación académica.