Desarrollo de Herramientas de Optimización Matemática y Heurísticas para el Floorplanning de Chips

Desarrollo de Herramientas de Optimización Matemática y Heurísticas para el Floorplanning de Chips

Descripción

Este proyecto tiene como objetivo primordial el desarrollo de herramientas de alta calidad para la etapa de floorplanning en el contexto del diseño de chips, en estrecha colaboración con Qualcomm. El núcleo de la investigación se centra en la aplicación de técnicas de optimización matemática y heurísticas para generar distribuciones físicas (floorplans) altamente eficientes. Esta aproximación permite abordar la complejidad de los circuitos integrados modernos desde una vertiente algorítmica, buscando soluciones que equilibren los diversos requerimientos técnicos de la arquitectura del chip.

Contexto

Guillem es estudiante de grado de Ciencia e Ingeniería de Datos en la Universidad Politécnica de Cataluña (UPC). Su formación interdisciplinar le permite aplicar principios de ingeniería de datos y métodos cuantitativos a problemas complejos de diseño microelectrónico, facilitando la creación de nuevas herramientas para la automatización del diseño electrónico (EDA).

Iniciativa

Su motivación nace de la relevancia crítica que tiene el floorplanning en el rendimiento y eficiencia de los dispositivos semiconductores. Guillem se siente impulsado por la oportunidad de utilizar sus conocimientos académicos para optimizar los diseños físicos, con el objetivo de hacer los chips más potentes y energéticamente eficientes. La posibilidad de aplicar la ingeniería de datos para resolver retos de hardware real es el motor de su investigación en el marco de la Cátedra Chip.

Investigador/a de Apoyo a la Investigación

Guillem Pastor Rué

Guillem Pastor Rué

Estudiante de grado de Ciencia e Ingeniería de Datos

Organización

Supervisores

Jordi Cortadella

Jordi Cortadella

UPC supervisor

El contenido de este sitio web refleja únicamente los puntos de vista del proyecto Catedra Chip Chair UPC.

Optimización del entrenamiento de carga de trabajo de IA distribuida en sistemas informáticos multinodo

Sergi Tomàs Martínez

Sergi Tomàs Martínez

Investigador/a de Apoyo a la Investigación

Marco de Recomendación Basado en Simulación para el Entrenamiento Escazable de IA Distribuida

Tomàs Gadea Alcaide

Tomàs Gadea Alcaide

Investigador/a de Apoyo a la Investigación

Algoritmos jerárquicos de optimización de floorplanning para arquitecturas de Sistemas en Chip

Bernat Ibañez

Bernat Ibañez

Investigador/a de Apoyo a la Investigación

Enrutamiento Global de Alta Predictibilidad durante el Floorplanning de Chips Complejos

Antoni Pech Alberich

Antoni Pech Alberich

Investigador/a de Apoyo a la Investigación

Técnicas de Optimización Matemática para el Floorplanning Jerárquico de Chips Complejos

Yilihamujiang Yimamu

Yilihamujiang Yimamu

Investigador/a Predoctoral

Optimización del Entrenamiento de Cargas de Trabajo de IA Distribuidas en Sistemas de Computación Multi-nodo.

Xavier Querol Bassols

Xavier Querol Bassols

Investigador/a de Apoyo a la Investigación

Desarrollo de una Herramienta Gráfica Interactiva para la Optimización y Edición de Floorplanning en Diseño de Chips

Nuria Elizondo Cereza

Nuria Elizondo Cereza

Investigador/a de Apoyo a la Investigación

Optimización del Entrenamiento de Cargas de Trabajo de IA Distribuidas en Sistemas de Computación Multi-nodo

Mohammad Nasser

Mohammad Nasser

Investigador/a Predoctoral

Sidecar Project

Despertar vocaciones científicas y tecnológicas en las escuelas e institutos

Últimas noticias

Lea las últimas novedades en investigación y nuestras actividades

Este sitio está registrado en wpml.org como sitio de desarrollo. Cambia a un sitio de producción clave para remove this banner.