Antoni Pech Alberich
Grado en Matemáticas y Máster en Ciencia de Datos e Inteligencia Artificial
Enrutamiento Global de Alta Predictibilidad durante el Floorplanning de Chips Complejos
Enrutamiento Global de Alta Predictibilidad durante el Floorplanning de Chips Complejos
Descripción
Este proyecto aborda el reto del encaminamiento global prematuro en el diseño de chips de gran escala (VLSI). El objetivo es mejorar la predictibilidad y el rendimiento del encaminamiento inmediatamente después de la etapa de floorplanning y antes del emplazamiento definitivo, mediante un modelo de optimización matemática basado en flujos de múltiples mercancías (multi-commodity flow) y Programación Lineal (LP). Esta metodología permite minimizar la longitud total del cableado, el uso de vías y los cruces de módulos, respetando las restricciones físicas de diseños complejos. La investigación integra el rigor teórico de la Universidad Tecnológica de Eindhoven (TU/e) y la UPC con la validación práctica de ingenieros de Qualcomm, contribuyendo directamente al desarrollo de herramientas de Automatización del Diseño Electrónico (EDA) de última generación.Contexto
Antoni es graduado en Matemáticas con una mención en Ciencias de la Computación por la Universidad de Barcelona (UB). Posteriormente, ha cursado el Máster en Ciencia de Datos e Inteligencia Artificial a través del programa EIT Digital, con estancias en la Eindhoven University of Technology (TU/e) y la University of Turku (UTU). Su bagaje académico destaca por una sólida experiencia en optimización, modelado de grafos y diseño de algoritmos. Profesionalmente, ha consolidado estos conocimientos colaborando con Qualcomm y la Cátedra Chip UPC, donde ha adquirido experiencia práctica en flujos de diseño VLSI y herramientas EDA.Iniciativa
Su investigación está impulsada por el crecimiento exponencial de la complejidad de los chips, que exige algoritmos capaces de anticipar los problemas de direccionamiento en fases iniciales del flujo de diseño. Antoni busca transformar la teoría matemática en métodos de ingeniería práctica que mejoren la calidad del diseño y reduzcan el coste computacional, generando un impacto industrial real. Le motiva especialmente el desarrollo de herramientas EDA más fiables y sostenibles que aceleren la innovación en el sector de los semiconductores.
Organización
Supervisores
Jordi Cortadella
Supervisor UPC
El contenido de este sitio web refleja únicamente los puntos de vista del proyecto Catedra Chip Chair UPC.
