Desarrollo de software para generación aleatoria de diseños de chips

Desarrollo de software para generación aleatoria de diseños de chips

Descripción

El proyecto se centra en desarrollar un software que permita generar floorplans de chips de forma aleatoria. Esto incluye un posicionamiento aleatorio de los componentes del chip y de sus conexiones y algunas características quedan determinadas por una serie de parámetros a elección del usuario que utilice esta herramienta. El objetivo es doble: utilizar estos diseños para poner a prueba y evaluar los programas de optimización de floorplanning; y generar conjuntos de floorplans variados para entrenar modelos de inteligencia artificial en esta tarea, reduciendo el riesgo de sobreajuste (overfitting) gracias a la diversidad controlada de los ejemplos generados aleatoriamente.

Contexto

Soy estudiante del Grado en Ciencia e Ingeniería de Datos en la Universidad Politécnica de Cataluña (UPC). Mi formación reúne una sólida base en matemáticas y programación con un interés marcado por el análisis de datos y el diseño algorítmico, que aplica en proyectos vinculados al desarrollo de software y la automatización de procesos de ingeniería.

Iniciativa

Este proyecto ha sido una oportunidad para adentrarse en el ámbito del desarrollo de software aplicado y descubrir el mundo del diseño de chips. Me ha permitido poner a prueba mis habilidades de programación en un contexto real y descubrir cómo mi formación puede aportar valor en campos tecnológicos que inicialmente no me había planteado explorar.

Investigador/a de Apoyo a la Investigación

Emma Tarancón Estrada

Emma Tarancón Estrada

Estudiante del Grado en Ciencia e Ingeniería de Datos / Investigadora de Apoyo a la Investigación

Organización

Supervisores

Jordi Cortadella

Jordi Cortadella

Supervisor UPC

El contenido de este sitio web refleja únicamente los puntos de vista del proyecto Catedra Chip Chair UPC.

Optimización del entrenamiento de carga de trabajo de IA distribuida en sistemas informáticos multinodo

Sergi Tomàs Martínez

Sergi Tomàs Martínez

Investigador/a de Apoyo a la Investigación

Marco de Recomendación Basado en Simulación para el Entrenamiento Escazable de IA Distribuida

Tomàs Gadea Alcaide

Tomàs Gadea Alcaide

Investigador/a de Apoyo a la Investigación

Algoritmos jerárquicos de optimización de floorplanning para arquitecturas de Sistemas en Chip

Bernat Ibañez

Bernat Ibañez

Investigador/a de Apoyo a la Investigación

Enrutamiento Global de Alta Predictibilidad durante el Floorplanning de Chips Complejos

Antoni Pech Alberich

Antoni Pech Alberich

Investigador/a de Apoyo a la Investigación

Técnicas de Optimización Matemática para el Floorplanning Jerárquico de Chips Complejos

Yilihamujiang Yimamu

Yilihamujiang Yimamu

Investigador/a Predoctoral

Optimización del Entrenamiento de Cargas de Trabajo de IA Distribuidas en Sistemas de Computación Multi-nodo.

Xavier Querol Bassols

Xavier Querol Bassols

Investigador/a de Apoyo a la Investigación

Desarrollo de una Herramienta Gráfica Interactiva para la Optimización y Edición de Floorplanning en Diseño de Chips

Nuria Elizondo Cereza

Nuria Elizondo Cereza

Investigador/a de Apoyo a la Investigación

Optimización del Entrenamiento de Cargas de Trabajo de IA Distribuidas en Sistemas de Computación Multi-nodo

Mohammad Nasser

Mohammad Nasser

Investigador/a Predoctoral

Desarrollo de Herramientas de Optimización Matemática y Heurísticas para el Floorplanning de Chips

Guillem Pastor Rué

Guillem Pastor Rué

Investigador/a de Apoyo a la Investigación

Sidecar Project

Despertar vocaciones científicas y tecnológicas en las escuelas e institutos

Últimas noticias

Lea las últimas novedades en investigación y nuestras actividades